特許

J-GLOBAL ID：200903087823756171

半導体装置の製造システム及び欠陥検査方法

発明者： 前田 俊二 ,  窪田 仁志
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-007222
公開番号（公開出願番号）：特開平10-185535
出願日： 1988年12月23日
公開日（公表日）： 1998年07月14日
要約：

【要約】【課題】LSIウェハの製造工程において、ウエハ上に発生する欠陥を致命的な欠陥と致命的でない欠陥とに識別することにより、各処理装置の状態を的確に把握する。【解決手段】被処理基板を複数の工程で処理することにより半導体装置を製造する半導体装置の製造システムにおいて、複数の工程の内の所定の工程の前に設けられて被処理基板上の欠陥の発生状態を検出する第1の欠陥検出手段と、この第1の欠陥検出手段により得られる被処理基板上の欠陥の情報に基づいて工程における欠陥の種類及び発生位置を特定する第1の欠陥判定手段と、所定の工程の後に設けられて被処理基板上の欠陥の発生状態を検出する第2の欠陥検出手段と、この第2の欠陥検出手段により得られる被処理基板上の欠陥の情報に基づいて工程における欠陥の種類及び発生位置を特定する第2の欠陥判定手段と、第1の欠陥判定手段と第2の欠陥判定手段とのそれぞれの出力に基づいて被処理基板上に発生した欠陥の致命性を判定する致命性判定手段とを備えて構成した。

請求項（抜粋）：

被処理基板を複数の工程で処理することにより半導体装置を製造する半導体装置の製造システムにおいて、前記複数の工程の内の所定の工程の前に設けられて前記被処理基板上の欠陥の発生状態を検出する第1の欠陥検出手段と、該第1の欠陥検出手段により得られる前記被処理基板上の欠陥の情報に基づいて前記工程における前記欠陥の種類及び発生位置を特定する第1の欠陥判定手段と、前記所定の工程の後に設けられて前記被処理基板上の欠陥の発生状態を検出する第2の欠陥検出手段と、該第2の欠陥検出手段により得られる前記被処理基板上の欠陥の情報に基づいて前記工程における前記欠陥の種類及び発生位置を特定する第2の欠陥判定手段と、前記第1の欠陥判定手段と前記第2の欠陥判定手段とのそれぞれの出力に基づいて前記被処理基板上に発生した欠陥の致命性を判定する致命性判定手段とを備えたことを特徴とする半導体装置の製造システム。

IPC (4件)：

G01B 11/30 ,  G01N 21/88 ,  G06T 7/00 ,  H01L 21/66

FI (4件)：

G01B 11/30 C ,  G01N 21/88 E ,  H01L 21/66 J ,  G06F 15/62 405 A

引用特許：

審査官引用 (4件)

• 特開昭57-035315
  
• 特開昭63-014426
  
• 特開昭61-029712
  
• 特開昭61-207953