特許
J-GLOBAL ID：200903087857236576
サーマルヘツド
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
西教 圭一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-150448
公開番号（公開出願番号）：特開平5-050636
出願日： 1991年06月21日
公開日（公表日）： 1993年03月02日
要約：
【要約】【目的】 構成が簡略化、小型化されるサーマルヘッドを提供することである。【構成】 発熱抵抗体26は、配列順に沿って4k+1,4k+2,4k+3,4k+4(k=0〜5)番目の6個毎にブロックB1〜B4に区分され、これらはブロック選択信号BL1〜BL4のいずれか一つを入力することによっていずれか1つが選択される。選択されたブロックBには、各ブロック内のビット数の数の容量を有するシフトレジスタ53、ラッチ回路52、AND素子51およびトランジスタ49を介する表示データが与えられる。このような動作が残余のブロックB2〜B4についてそれぞれ行われる。
請求項（抜粋）：
一方端に共通な駆動電力が供給される複数の発熱抵抗体を複数個ずつブロックに区分するとともに、各ブロックに対応する複数種類の選択信号のいずれか一つが入力されて導通状態に切換わる複数のスイッチング手段が各発熱抵抗体の他端にそれぞれ接続されて成るブロック選択手段と、各スイッチング手段の出力が、各ブロック毎の対応する配列位置のスイッチング手段に亘りそれぞれ共通に接続され、発熱抵抗体を共通電位に導通/遮断する複数の駆動手段と、各ブロック毎の発熱抵抗体と同一ビット数のシリアルデータをパラレルデータに変換するデータ変換手段と、データ変換手段からのパラレルデータを、出力制御信号が入力されている期間に亘り各駆動手段に出力する複数のゲート手段とを含むことを特徴とするサーマルヘッド。
IPC (2件)：
FI (3件)：
B41J 3/20 114 A
, B41J 3/20 113 J
, B41J 3/20 113 B
