特許
J-GLOBAL ID：200903087875748428
半導体記憶装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-297702
公開番号（公開出願番号）：特開平6-125053
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：
【要約】【目的】 DRAMメモリセルのキャパシタのストレージノードの実効表面積を増大させる。【構成】 キャパシタの下部電極3となる多結晶シリコン薄膜3にリンを導入する際に多結晶シリコン薄膜3の表面に形成される不均一な膜厚のリンガラス5を一種のエッチングマスクとして利用し、多結晶シリコン薄膜3に対して、リンガラス5に対する選択比が3以上であるリアクティブイオンエッチング6を行うことにより、多結晶シリコン薄膜3の表面に凹凸7を形成する。
請求項（抜粋）：
トランジスタとキャパシタとにより構成されたメモリセルを有する半導体記憶装置のキャパシタの製造方法において、上記キャパシタの下部電極となる多結晶シリコン膜を半導体基板上に絶縁膜を介して形成する第1の工程と、上記多結晶シリコン膜に酸化雰囲気中でN型不純物を導入する第2の工程と、上記N型不純物を導入した上記多結晶シリコン膜を異方性エッチングする第3の工程とを具備することを特徴とする半導体記憶装置の製造方法。
IPC (4件)：
H01L 27/108
, H01L 21/28 301
, H01L 21/302
, H01L 27/04
