特許
J-GLOBAL ID：200903087881812596
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-175753
公開番号（公開出願番号）：特開2001-007230
出願日： 1991年05月10日
公開日（公表日）： 2001年01月12日
要約：
【要約】【課題】 不揮発性メモリのメモリセルを構成するMISFETの第二ゲート絶縁膜の膜厚を薄くすることにより、書込み、消去および読出しを高速で行う。【解決手段】 不揮発性メモリのメモリセルを構成するMISFET(Qm)の第二ゲート絶縁膜7を下部酸化珪素膜7a、下部窒化珪素膜(高誘電体膜)7b、上部酸化珪素膜7cおよび上部窒化珪素膜(バリヤ膜)7dの四層膜とし、コントロールゲート8中の不純物が上部酸化珪素膜7cに拡散するのを防止する。
請求項（抜粋）：
半導体基板上に形成された第一の絶縁膜、前記第一の絶縁膜の上部に形成された第一の電極、前記第一の電極の上部に形成された第二の絶縁膜および前記第二の絶縁膜の上部に形成された第二の電極を有する半導体集積回路装置であって、前記第一の電極は、不純物を含有した珪素膜を有し、前記第二の絶縁膜は、少なくとも下部酸化珪素膜、高誘電体膜、上部酸化珪素膜および拡散バリヤ膜からなる四層膜を有していることを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
