特許
J-GLOBAL ID：200903087895305590
静電誘導サイリスタの駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
川瀬 幹夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-240666
公開番号（公開出願番号）：特開平5-083929
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：
【要約】【目的】 オン時間を短縮すると共に、消費電力も低減する。【構成】 NPNトランジスタ3、PNPトランジスタ4の各コレクタは直流電源8の高電位側、低電位側にそれぞれ接続すると共に、ベース同士及びエミッタ同士を接続し、ベースを入力端子とすると共にエミッタを出力端子とし、出力端子を静電誘導サイリスタ9のゲートに接続し、且つ、直流電源8を2個の直列抵抗5,6で分圧し、その低電位側の抵抗6に並列にコンデンサ7を接続すると共に、その接続点の高電位側を静電誘導サイリスタ9のカソードに接続し、高電位側の抵抗5と直列に静電誘導サイリスタ9のオフ期間にのみオン状態となる半導体スイッチ10を接続した。
請求項（抜粋）：
NPNトランジスタ及びPNPトランジスタの各コレクタを直流電源の高電位側及び低電位側にそれぞれ接続するとともに、ベース同士及びエミッタ同士を接続し、該ベースを入力端子とするとともにエミッタを出力端子とし、該出力端子を静電誘導サイリスタのゲートに接続し、且つ、前記直流電源を2個の直列抵抗で分圧し、その低電位側の抵抗に並列にコンデンサを接続するとともに、その接続点の高電位側を前記静電誘導サイリスタのカソードに接続してなる静電誘導サイリスタの駆動回路において、前記高電位側の抵抗と直列に前記静電誘導サイリスタのオフ期間にのみオン状態となる半導体スイッチを接続したことを特徴とする静電誘導サイリスタの駆動回路。
IPC (2件)：
前のページに戻る
