特許
J-GLOBAL ID：200903087895384945
誘電体分離基板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-145060
公開番号（公開出願番号）：特開平10-335448
出願日： 1997年06月03日
公開日（公表日）： 1998年12月18日
要約：
【要約】【課題】 LSIチップの剥離をより低減し、歩留まりの向上を図り得る誘電体分離基板の製造方法を提供する。【解決手段】 単結晶Si基板106と支持基板101を貼り合わせた時にLSIチップパターン部102の外周部103に相当する領域に、支持基板101側にウエハ外周に向かってボイド導出溝105を配置する。そのボイド導出溝105は支持基板101の主表面側に形成した酸化膜にパターニングされている。
請求項（抜粋）：
第1の半導体基板の主表面側に溝を加工する工程と、該溝が加工された前記第1の半導体基板の主表面側に絶縁膜を形成する工程と、該絶縁膜を介して前記第1の半導体基板の主表面側に前記溝の深さ以上の厚さを有する多結晶シリコン層を形成する工程と、該多結晶シリコン層を鏡面加工する工程と、該鏡面加工した面に酸化処理を施した第2の半導体基板を貼り合わせる工程と、前記第1の半導体基板の反対側の主表面側より研磨をする工程とからなる誘電体分離基板の製造方法において、前記第1の半導体基板あるいは第2の半導体基板の主表面側の周縁部に、前記基板の外に向かって溝が形成され、前記溝は少なくとも前記第1の半導体基板あるいは前記第2の半導体基板の外周部に達しており、前記第1の半導体基板と前記第2の半導体基板を貼り合わせる工程において、酸化性雰囲気中にて熱処理を施すことによって前記溝を酸化膜にて充填することを特徴とする誘電体分離基板の製造方法。
IPC (2件)：
FI (3件)：
H01L 21/76 D
, H01L 27/12 B
, H01L 27/12 F
