特許
J-GLOBAL ID：200903087899225990
高速化処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高野 明近
公報種別：公開公報
出願番号（国際出願番号）：特願平6-006273
公開番号（公開出願番号）：特開平7-210454
出願日： 1994年01月25日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】 リードデータを先読みするためのバッファ回路を設置し、該バッファ回路を適切なプログラムで動作させることによって、低速なI/Oデバイスやメモリへのリードアクセスの処理時間の短縮を図る。【構成】 先読み制御回路3aは必要とするデータのアドレスを含む命令を受け取ると、直ちに先読み専用バッファ2にデータを取り込む。バスマスタは他の処理を実行し、データを必要になった時点で通常のリード命令を実行する。先読み制御回路3aはリード命令を受け取ると、通常のリードサイクルを開始すると共に、その対象アドレスを先読み制御回路3a内に記憶されているアドレスと比較し、等しい場合には通常のリードサイクルを中止して、先読み専用バッファ2からデータをバスマスタに渡す。このため、バスマスタが低速なデバイスからのリードに際し、ウェートが挿入されて処理を中断することがなくなり、処理速度の向上が可能となる。
請求項（抜粋）：
リード命令を実行する処理装置と、必要とするデータのアドレスからなるコマンドによって動作するメモリコントローラ内に設けられた先読み制御回路と、前記アドレスに該当するメモリからのデータを取り込む先読み専用バッファとから成り、前記処理装置によるデータリード命令により、前記メモリコントローラが先読みデータとのアドレスの比較を行い、該アドレスが等しい場合は、前記メモリのリードサイクルを中止して前記先読み専用バッファからのデータを前記処理装置へ供給するようにしたことを特徴とする高速化処理装置。
IPC (3件)：
G06F 12/02 560
, G06F 9/38 310
, G06F 12/08
