特許

J-GLOBAL ID：200903087902139366

並列データ処理のための装置およびその装置を備えるカメラシステム

発明者： レオナルドゥス、ハー.エム.セファト ,  リヒャルト、ペー.クレイホルスト ,  アンドレ、カー.ニューランド
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (5件)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
公報種別：公表公報
出願番号（国際出願番号）：特願2004-551117
公開番号（公開出願番号）：特表2006-506703
出願日： 2003年11月06日
公開日（公表日）： 2006年02月23日
要約：

本発明は、並列データ処理のための装置、すなわちDSPに関する。本発明による装置は、プロセッサ(103)を行(101)および列(102)で配置するプロセッサマトリックス(100)を備える。さらに装置(100)は、第1および第2の外部データポート(107、108)を備える。行(101)は階段状に配置され、列は階段状に配置される。プロセッサ(103)は、基本的に直線の第1の接続によって第1の外部データポート(107)の一つに接続された第1のプロセッサデータポート(104)を有する。プロセッサ(103)はさらに、基本的に直線の第2の接続(110)によって第2の外部データポート(108)の一つに接続された第2のプロセッサデータポート(105)を備える。第1の接続(107)と第2の接続(108)とは、互いに概ね直交の向きをなす。従来のDSPには、DSPの中でプロセッサを出入りする接続が大きなシリコン面積を占めるという問題がある。本発明に従いDSPの行と列との両方を階段状に配置することにより、その接続は基本的に直線となるため、接続の長さは最小限に抑えられ、したがって占有表面積は最小限に抑えられる。

請求項（抜粋）：

並列データ処理のための装置であって、前記装置が、行列に配置されたプロセッサからなる少なくとも一つのマトリックスと、前記マトリックスの外に置かれた第1の付加的データポートと、前記マトリックスの外に置かれた第2の付加的データポートとを備えることを特徴とし、 - 前記行が互いに相対的に階段状に配置され、 - 前記列が互いに相対的に階段状に配置され、 - プロセッサが少なくとも直線の第1の接続によって前記第1の外部データポートの一つに接続された第1のプロセッサデータポートを有し、 - プロセッサが少なくとも基本的には直線の第2の接続によって前記第2の外部データポートの一つに接続された第2のプロセッサデータポートを有し、少なくとも基本的には直線の前記第2の接続が少なくとも基本的には直線の前記第1の接続に対して、少なくとも基本的には直交の向きをなす、 並列データ処理のための装置。

IPC (3件)：

G06F 15/80 ,  H04N 5/335 ,  H04N 9/07

FI (3件)：

G06F15/80 ,  H04N5/335 Z ,  H04N9/07 A

Fターム (17件)：

5C024AX01 ,  5C024BX01 ,  5C024CX00 ,  5C024DX01 ,  5C024HX02 ,  5C024HX51 ,  5C065AA01 ,  5C065BB01 ,  5C065BB30 ,  5C065CC01 ,  5C065DD01 ,  5C065EE03 ,  5C065GG13 ,  5C065GG22 ,  5C065GG23 ,  5C065GG24 ,  5C065GG26