特許

J-GLOBAL ID：200903087918078154

情報処理装置のデバッグ手段

発明者： 武田 和義
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-084335
公開番号（公開出願番号）：特開2003-280756
出願日： 2002年03月25日
公開日（公表日）： 2003年10月02日
要約：

【要約】【課題】 デバック実行中に秘匿対象エリア内の情報の出力を禁止することが可能な、情報処理装置におけるデバック手段の実現を課題とする。【解決手段】 デバック手段21はデバッグ中にライブラリ記憶領域LAのプログラムの実行を検出すると、デバッグ機能を強制的に中断し、ディスプレイDP上にその旨のメッセージを表示する。

請求項（抜粋）：

情報処理装置のデバッグ手段において、デバッグ中に特定アドレスまたは特定アドレス範囲内のアドレスのプログラムの実行を検出する特定アドレス検出手段と、この特定アドレス検出手段が特定アドレスまたは特定アドレス範囲内のアドレスのプログラムの実行を検出した場合には、その特定アドレスまたはその特定アドレス範囲内でのデバッグ機能を強制的に中断させる強制中断手段とを具備することを特徴とするデバッグ手段。

IPC (3件)：

G06F 1/00 ,  G06F 11/28 ,  G06F 12/14 310

FI (3件)：

G06F 11/28 A ,  G06F 12/14 310 H ,  G06F 9/06 660 L

Fターム (8件)：

5B017AA03 ,  5B017BA01 ,  5B017CA15 ,  5B042GA13 ,  5B042HH03 ,  5B042JJ47 ,  5B076FC08 ,  5B076FC09