特許

J-GLOBAL ID：200903087932282775

終端回路

発明者： 橋本 正美
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2004-059306
公開番号（公開出願番号）：特開2005-251931
出願日： 2004年03月03日
公開日（公表日）： 2005年09月15日
要約：

【課題】 高速化および入力端子数の増加とともに高速デジタル信号の入力信号端子における終端回路が重要度を増している。しかしながら、従来はオーバーシュートやアンダーシュートを押さえ、すべての回路要素を集積回路に内蔵でき、かつ消費電流の少ない終端回路が無かった。【解決手段】 SOIプロセスでゲートとボディを接続したN型MOSFETを正極電源に、P型MOSFETを負極電源に接続し、ゲートとソースを入力信号端子に接続し、オーバーシュートやアンダーシュートを押さえる。また、前記構成によって、短絡電流を防ぎ、低消費電流とする。【選択図】 図1

請求項（抜粋）：

第1電源端子と第2電源端子を電源として有し、また高周波用入力信号端子を少なくともひとつは有し、かつ埋め込み酸化膜層を有するシリコン・オン・インシュレータ基板を用いた半導体集積回路装置において、 ゲート電極とボディ電極を互いに接続したN型導電性の第1の絶縁ゲート電界効果型トランジスタと、 ゲート電極とボディ電極を互いに接続したP型導電性の第2の絶縁ゲート電界効果型トランジスタとを有し、 前記N型導電性の第1の絶縁ゲート電界効果型トランジスタのドレイン電極は正極性の第1電源端子に接続され、前記P型導電性の第2の絶縁ゲート電界効果型トランジスタのドレイン電極は負極性の第2電源端子に接続され、前記第1、第2の絶縁ゲート電界効果型トランジスタのソース電極は互いに接続され、またゲート電極も互いに接続され、かつ共に前記高周波用入力信号端子に接続されたことを特徴とする終端回路。

IPC (8件)：

H01L29/786 ,  H01L21/822 ,  H01L21/8238 ,  H01L27/04 ,  H01L27/08 ,  H01L27/092 ,  H01L27/12 ,  H03K19/0175

FI (8件)：

H01L29/78 613A ,  H01L27/08 331E ,  H01L27/12 Z ,  H01L29/78 622 ,  H01L27/08 321L ,  H01L29/78 626Z ,  H01L27/04 E ,  H03K19/00 101Q

Fターム (43件)：

5F038AV06 ,  5F038AZ01 ,  5F038BE08 ,  5F038DF01 ,  5F038DF08 ,  5F038EZ05 ,  5F038EZ06 ,  5F038EZ07 ,  5F038EZ20 ,  5F048AB04 ,  5F048AB10 ,  5F048AC03 ,  5F048BA15 ,  5F048BA16 ,  5F048BB15 ,  5F048BD04 ,  5F048BE03 ,  5F048BE09 ,  5F048BF17 ,  5F048BG12 ,  5F110AA04 ,  5F110AA09 ,  5F110BB04 ,  5F110CC02 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110GG02 ,  5F110GG12 ,  5F110GG52 ,  5F110GG60 ,  5F110NN62 ,  5F110NN66 ,  5J056AA40 ,  5J056BB02 ,  5J056BB17 ,  5J056BB23 ,  5J056BB24 ,  5J056DD13 ,  5J056DD28 ,  5J056EE04 ,  5J056FF09 ,  5J056KK02

引用特許：

出願人引用 (1件)

• 終端回路およびその方法
  公報種別：公開公報   出願番号：特願2001-336629   出願人：カリフォルニア・マイクロ・デバイスズ・コーポレーション