特許

J-GLOBAL ID：200903087953270920

半導体デバイスの製造方法

発明者： アドリアヌス ダブリュー リディハウズ ,  アイネス エム ウィジュランド ,  ジョーン ウィチャード ストレカー
出願人/特許権者： エヌエックスピー ビー ヴィ
代理人 (3件)： 杉村 憲司 ,  澤田 達也 ,  寺嶋 勇太
公報種別：公表公報
出願番号（国際出願番号）：特願2008-538469
公開番号（公開出願番号）：特表2009-515332
出願日： 2006年10月27日
公開日（公表日）： 2009年04月09日
要約：

本発明の方法は、例えばラテラル型の高耐圧電界効果トランジスタ(HV-FET)等の半導体デバイスを製造するための安価な方法を開示する。該方法は、第1導電型の基板(1)を具え、-第1ドーパントを注入して、前記基板中に第2導電型の第1領域(2)を形成し(そしてこれを拡散し)、-第1導電型の第2領域(3)を形成し、第1領域(2)と第2領域(3)とがpn接合を形成する。第2領域(3)は、基板の表面(4)で第2ドーパントを注入することにより形成される表面層である。それに続いて、表面層が、表面層(3)上に第1導電型の第1エピタキシャル層(5)を形成することにより覆われる。高価な高エネルギー注入機(MeV)の使用は、互いの表面に配置された一つ以上の領域の製造において省略することができ、それによりコストの低減が得られる。

請求項（抜粋）：

表面を有する第1導電型の基板を具える、半導体デバイスの製造方法であって、 a)第1ドーパントを注入して、前記基板中に第2導電型の第1領域を形成し、 b)該第1領域中に第2ドーパントを注入して、前記第1導電型の第2領域を形成し、 該第1領域と該第2領域とがpn接合を形成しており、 前記第2領域は、前記基板の表面で前記第2ドーパントを注入することにより形成される表面層であり、そして続いて該表面層が、 c)該表面層上に前記第1導電型の第1エピタキシャル層を形成すること により被覆されていることを特徴とする、方法。

IPC (1件)：

H01L 29/78

FI (1件)：

H01L29/78 301D

Fターム (31件)：

5F140AA00 ,  5F140AA25 ,  5F140AA30 ,  5F140AA40 ,  5F140AC21 ,  5F140AC22 ,  5F140BA01 ,  5F140BA02 ,  5F140BA03 ,  5F140BA05 ,  5F140BA06 ,  5F140BA07 ,  5F140BA08 ,  5F140BA16 ,  5F140BB13 ,  5F140BC12 ,  5F140BD19 ,  5F140BF44 ,  5F140BH05 ,  5F140BH13 ,  5F140BH14 ,  5F140BH15 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH42 ,  5F140BH47 ,  5F140BK13 ,  5F140BK17 ,  5F140CB01 ,  5F140CD08