特許

J-GLOBAL ID：200903088001457608

メサ型化合物半導体電界効果トランジスタ及びその作製方法

発明者： 池田 成明
出願人/特許権者： 古河電気工業株式会社
代理人 (1件)： 稲垣 清 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-174759
公開番号（公開出願番号）：特開2000-012560
出願日： 1998年06月22日
公開日（公表日）： 2000年01月14日
要約：

【要約】【課題】 高温雰囲気でもトランジスタ特性が安定している構造を備えたメサ型化合物半導体電界効果トランジスタを提供する。【解決手段】 本メサ型MESFET20は、半絶縁性Ga As 基板1と、半絶縁性Ga As 基板1上に形成されたメサ型の積層構造とから構成されている。積層構造は、半絶縁性Ga As 基板1上に順次積層されたi-AlGa As バッファ層2、n-AlGa As エッチング停止層4、及びn+ -Ga As キャップ層6の多層構造である。ゲート電極7は活性層3上にショットキー接触で形成され、ソース電極8及びドレイン電極9は、それぞれ、n-AlGa As エッチング停止層4、及びn+ -Ga As キャップ層6を介して活性層3上に配置されて、活性層3とオーミック接触している。パッシベーション膜22がソース電極8、ゲート電極7及びドレイン電極9を含むメサ型構造の全面に被覆されているので、Ga As 層が露出していない。

請求項（抜粋）：

少なくともAs を含む周期律表第III -V 族化合物半導体で形成された活性層上にソース電極、ゲート電極、及びドレイン電極を配置してなるメサ型構造を半絶縁性Ga As 基板上に備えたメサ型化合物半導体電界効果トランジスタにおいて、絶縁体からなるパッシベーション膜が、ソース電極、ゲート電極及びドレイン電極を含むメサ型構造の全面に被覆されていることを特徴とするメサ型化合物半導体電界効果トランジスタ。

IPC (2件)：

H01L 21/338 ,  H01L 29/812

Fターム (14件)：

5F102FA04 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK06 ,  5F102GL05 ,  5F102GN05 ,  5F102GN08 ,  5F102GR04 ,  5F102GR10 ,  5F102GV07 ,  5F102GV08 ,  5F102HC17