特許

J-GLOBAL ID：200903088008119210

情報処理システムおよび情報処理方法

発明者： 石井 隆志
出願人/特許権者： 日本信号株式会社
代理人 (1件)： 丹羽 宏之 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-285492
公開番号（公開出願番号）：特開2000-112777
出願日： 1998年10月07日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 ソフトウエアの負担が小さくてすみ、汎用のCPUモジュールが使用できる、フェールセーフな情報処理システム,情報処理方法を提供する。【解決手段】 情報処理システムは、同一の処理を行う3系統において出力多数決をとるものである。たとえば、系統2では、DMAコントローラ8-1により、CPUモジュール内のメモリ7-2からデータを読み出し、比較データFIFO8-3に送る。フェールセーフ比較回路8-6において、系統1から転送されてきたデータと比較データFIFO8-3のデータを比較する。系統3から転送されたデータと不図示のフェールセーフ比較回路において同様に比較する。自系統2のデータが、他系統である系統1,系統3のいずれのデータとも一致しない場合は、自系統2を動作異常と判定し、出力を安全側に変更する。

請求項（抜粋）：

外部から情報を入力し所要の演算処理を行う情報処理系を複数系統備え、この複数系統の出力の多数決をとりその多数決の情報を外部へ出力する多数決手段を備えた情報処理システムであって、前記情報処理系は、前記所要の演算処理および自系の正常,異常の判定を行うCPUモジュールと、ハードウェアによって、自系の出力を他系へそして他系の出力を自系へ転送し前記自系の出力と前記他系の出力を比較して前記自系の正常,異常の判定のための情報を得る比較モジュールとを有することを特徴とする情報処理システム。

IPC (3件)：

G06F 11/18 310 ,  B61L 3/08 ,  G05B 9/03

FI (3件)：

G06F 11/18 310 E ,  B61L 3/08 Z ,  G05B 9/03

Fターム (8件)：

5B034AA05 ,  5B034CC01 ,  5H161AA01 ,  5H161FF01 ,  5H161FF07 ,  5H209AA09 ,  5H209HH21 ,  5H209SS02