特許
J-GLOBAL ID：200903088019630544
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-026718
公開番号（公開出願番号）：特開平6-244418
出願日： 1993年02月16日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 ゲート耐圧特性を向上させて、耐久性および信頼性を向上させたTFTのような半導体装置およびその製造方法を提供する。【構成】 酸化膜19上にその酸化を妨げる酸化バリア膜25を形成して活性層3のチャネル領域15と対面する部分を被覆し再酸化処理を施して、前記の酸化バリア膜25で被覆することを避けた部分の酸化膜19を再酸化して前記酸化バリア膜25で被覆した部分の膜厚よりも厚く絶縁膜5を形成しているので、これにより得られる半導体装置のチャネルエッジ部17での絶縁膜5の膜厚が厚くなりゲート耐圧が向上する。しかもチャネル領域15に対応する部分の絶縁膜5は酸化バリア膜25で被覆しているのでそのままの膜厚に保つことができる。
請求項（抜粋）：
第1の絶縁層上または絶縁基板上に島状に素子分離されて略矩形に形成され、かつチャネル領域が中央部に配置され該チャネル領域の両脇にソース領域およびドレイン領域がそれぞれ配置された活性層と、該活性層を被覆する第2の絶縁層と、該第2の絶縁層を介して前記活性層の前記チャネル領域に対向し、かつ前記第2の絶縁層を介して前記活性層のキャリア移動方向に沿った側端面の少なくとも一部を被覆するゲート電極と、前記活性層の前記チャネル領域の両脇の前記ソース領域および前記ドレイン領域にそれぞれ電気的に接続されるソース電極およびドレイン電極とを備えた半導体装置において、前記第2の絶縁層は、前記活性層のキャリア移動方向に沿った少なくとも一方の側端部の部位の層厚を前記ゲート電極と前記活性層の前記チャネル領域との間に挟持される部位の層厚に比較して厚く形成された単層であることを特徴とする半導体装置。
FI (2件)：
H01L 29/78 311 G
, H01L 29/78 311 R
