特許
J-GLOBAL ID：200903088033971052

薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

発明者：
川瀬 健夫

川瀬 健夫 について

, 
原田 光明

原田 光明 について

, 
木村 里至

木村 里至 について

, 
降旗 栄道

降旗 栄道 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (2件)： 増田 達哉 ,  朝比 一夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-390001
公開番号（公開出願番号）：特開2005-150640
出願日： 2003年11月19日
公開日（公表日）： 2005年06月09日
要約：
【課題】特性に優れる薄膜トランジスタを、簡易な方法で製造することができる薄膜トランジスタの製造方法、かかる薄膜トランジスタの製造方法により製造される薄膜トランジスタ、および、この薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供すること。【解決手段】本発明の薄膜トランジスタの製造方法は、基板2上に、ソース電極3とドレイン電極4とを、無電解メッキにより形成する第1の工程と、少なくともソース電極3とドレイン電極4との間の領域に、塗布法を用いて、有機半導体層5を形成する第2の工程と、有機半導体層5上に、塗布法を用いて、ゲート絶縁層6を形成する第3の工程と、ゲート絶縁層6上の、ソース電極3とドレイン電極4との間の領域に重なるように、塗布法を用いて、ゲート電極7を形成する第4の工程とを有する。【選択図】図1
請求項（抜粋）：
基板上に、ソース電極とドレイン電極とを、無電解メッキにより形成する第1の工程と、 少なくとも前記ソース電極と前記ドレイン電極との間の領域に、塗布法を用いて、有機半導体層を形成する第2の工程と、 前記有機半導体層上に、塗布法を用いて、ゲート絶縁層を形成する第3の工程と、 前記ゲート絶縁層上の、前記ソース電極と前記ドレイン電極との間の領域に重なるように、塗布法を用いて、ゲート電極を形成する第4の工程とを有することを特徴とする薄膜トランジスタの製造方法。
IPC (8件)：
H01L29/786 ,  H01L21/28 ,  H01L21/288 ,  H01L21/336 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L51/00
FI (9件)：
H01L29/78 618B ,  H01L21/28 A ,  H01L21/288 E ,  H01L21/288 Z ,  H01L29/78 616K ,  H01L29/78 616V ,  H01L29/28 ,  H01L29/50 M ,  H01L29/58 G
Fターム (44件)：
4M104AA09 ,  4M104AA10 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB08 ,  4M104BB09 ,  4M104BB36 ,  4M104CC01 ,  4M104CC05 ,  4M104DD22 ,  4M104DD51 ,  4M104DD53 ,  4M104DD64 ,  4M104GG09 ,  4M104HH08 ,  5F110AA14 ,  5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE42 ,  5F110FF01 ,  5F110FF02 ,  5F110FF27 ,  5F110GG05 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110HK02 ,  5F110HK32 ,  5F110HK42
引用特許：
出願人引用 (3件)
  • 有機薄膜トランジスタ
    公報種別：公開公報   出願番号：特願平3-215748   出願人：旭化成工業株式会社
  • WO0147045
  • WO0147043
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM