特許

J-GLOBAL ID：200903088037252476

半導体装置及びその制御方法

発明者： 大村 一郎 ,  ヴォルフガング・フィクトナー ,  二宮 英彰 ,  大橋 弘通 ,  小倉 常雄
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061224
公開番号（公開出願番号）：特開平10-321856
出願日： 1998年03月12日
公開日（公表日）： 1998年12月04日
要約：

【要約】【課題】 本発明は、高電圧、高電流時にもゲート電圧を安定させ、電流不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性の向上を図る。【解決手段】 n型ベース層3と、n型ベース層の表面に形成されたp型エミッタ層1と、p型エミッタ層の表面上に形成されたコレクタ電極2と,n型ベース層におけるp型エミッタ層とは反対側の表面に選択的に形成されたp型ベース層4と、p型ベース層4の表面に選択的に形成されたn型ソース層5と、n型ソース層とp型ベース層とに形成されたエミッタ電極8と、n型ソース層とp型ベース層とn型ベース層とにゲート絶縁膜6を介して接するゲート電極7とを備えた半導体装置において、コレクタ電極とエミッタ電極との間に電圧が印加されたとき、ゲート電極からみた容量は、常に正値又は零値である半導体装置。

請求項（抜粋）：

第1導電型ベース層と、この第1導電型ベース層の表面に形成された第2導電型エミッタ層と、この第2導電型エミッタ層に形成されたコレクタ電極と、前記第1導電型ベース層における前記第2導電型エミッタ層とは反対側の表面に形成された第2導電型ベース層と、この第2導電型ベース層の表面に形成された第1導電型ソース層と、この第1導電型ソース層と前記第2導電型ベース層とに形成されたエミッタ電極と、前記第1導電型ソース層と前記第2導電型ベース層と前記第1導電型ベース層とにゲート絶縁膜を介して接するゲート電極とを備え、前記コレクタ電極と前記エミッタ電極との間に電圧が印加されたとき、前記ゲート電極からみた容量は、常に正値又は零値であることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 ,  H01L 27/04 ,  H01L 21/822

FI (7件)：

H01L 29/78 655 A ,  H01L 29/78 652 C ,  H01L 29/78 652 J ,  H01L 29/78 653 C ,  H01L 29/78 654 Z ,  H01L 29/78 657 G ,  H01L 27/04 H