特許
J-GLOBAL ID：200903088038944312
半導体集積回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-004877
公開番号（公開出願番号）：特開平6-216723
出願日： 1993年01月14日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】LSIの入力信号に短い時間のノイズが単発的あるいは連続的に生じた場合でも、ノイズが内部回路へ伝達されないように消去する回路を実現する。【構成】第1の電位ノードと入力端子Aとの間に直列に接続され、入力信号がゲートに与えられるPMOSトランジスタP3およびキャパシタ素子C2と、入力信号を反転させるCMOSインバータIV5と、第1の電位ノードと第2の電位ノードとの間に直列に接続され、各ゲートにCMOSインバータIV5の出力が入力するPMOSトランジスタP5、NMOSトランジスタN5およびゲートがPMOSトランジスタP3とキャパシタ素子C2との接続ノードに接続されたNMOSトランジスタN4とを具備することを特徴とする。
請求項（抜粋）：
外部入力端子と、この外部入力端子からゲート入力が与えられ、ソースが第1の電位ノードに接続された第1のPMOSトランジスタと、この第1のPMOSトランジスタのドレインと前記外部入力端子との間に接続された第1のキャパシタ素子と、前記外部入力端子からゲート入力が与えられ、ソースが第2の電位ノードに接続された第1のNMOSトランジスタと、この第1のNMOSトランジスタのドレインと前記外部入力端子との間に接続された第2のキャパシタ素子と、前記外部入力端子から入力が与えられる第1のCMOSインバータと、この第1のCMOSインバータの出力がゲートに入力する第2のPMOSトランジスタと、この第2のPMOSトランジスタのソースにドレインが接続され、ソースが第1の電位ノードに接続され、ゲートが前記第1のNMOSトランジスタと第2のキャパシタ素子との接続ノードに接続された第3のPMOSトランジスタと、前記第2のPMOSトランジスタのドレインにドレインが接続され、ゲートに前記第1のCMOSインバータの出力が入力する第2のNMOSトランジスタと、この第2のNMOSトランジスタのソースにドレインが接続され、ソースが第2の電位ノードに接続され、ゲートが前記第1のPMOSトランジスタと第1のキャパシタ素子との接続ノードに接続された第3のNMOSトランジスタと、前記第2のPMOSトランジスタと第2のNMOSトランジスタとのドレイン相互接続ノードの信号を出力する回路とを具備することを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
