特許
J-GLOBAL ID：200903088093654439
MOS集積回路のカレントミラー回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253482
公開番号（公開出願番号）：特開平5-095233
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：
【要約】【目的】 設計値どおりのミラー比が得られるMOS集積回路のカレントミラー回路装置を提供する。【構成】 N型MOSトランジスタQ1,Q2,Q3,Q4,Q5は全て同じゲート幅とゲート長で設計され、N型MOSトランジスタQ1とQ2を並列に接続し、N型MOSトランジスタQ3とQ4とQ5を並列に接続している。そのため、素子分離酸化膜の広がりによってゲート幅が縮小してもその縮小率は全てのMOSトランジスタにおいて同一である。したがって、ドレイン端子T1の電流値の縮小率とドレイン端子T2の電流値の縮小率を同率とできることにより、ドレイン端子T1の電流値とドレイン端子T2の電流値の比すなわちミラー比を設計値と同等に実現できる。
請求項（抜粋）：
任意個数のMOSトランジスタを並列に接続した第1のトランジスタ群と、任意個数のMOSトランジスタを並列に接続した第2のトランジスタ群とを備え、前記第1のトランジスタ群のゲートと前記第2のトランジスタ群のゲートとを接続し、前記第1および第2のトランジスタ群のゲート長を同一とし、かつ、前記第1および第2のトランジスタ群のゲート幅を同一としたMOS集積回路のカレントミラー回路装置。
IPC (2件)：
前のページに戻る
