特許
J-GLOBAL ID：200903088097054797
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
最上 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平8-108627
公開番号（公開出願番号）：特開平9-275199
出願日： 1996年04月05日
公開日（公表日）： 1997年10月21日
要約：
【要約】【課題】 良好な光電変換特性を持つPiN型PDと、高周波特性を持つ縦型NPN及び縦型PNPと、最適な特性を持つNMOS及びPMOSを同一基板上に備えた半導体装置及びその製造方法を提供する。【解決手段】 N+ 型基板1に第1及び第2のN- 型エピタキシャル層2,6を形成し、第2のN- 型エピタキシャル層6に浅い拡散深さのP+ 型アノード拡散層21を形成してPiN型PDを構成し、P型埋込み層4と素子分離用拡散層8とで各N- 型エピタキシャル層と分離してコレクタ領域を形成して縦型NPNを構成し、P型埋込み層4とP型コレクタ拡散層13とでコレクタ領域を形成して縦型PNPを構成し、P型埋込み層4と素子分離用拡散層8とで各N- 型エピタキシャル層と分離してウエル領域を形成してPMOSを構成し、P型埋込み層4とP型ウエル拡散層15とをウエル領域としてNMOSを形成して、半導体装置を構成する。
請求項（抜粋）：
PiN型フォトダイオードとバイポーラトランジスタと電界効果型トランジスタを同一基板上に備えた半導体装置において、高濃度のN型基板上に第1及び第2の低濃度のN型エピタキシャル層を形成し、前記第2の低濃度のN型エピタキシャル層の表面に拡散深さの浅いP型アノード拡散層を形成してPiN型フォトダイオードを構成し、前記第1の低濃度のN型エピタキシャル層に形成したP型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記P型埋込み層に達する第1のP型拡散層とによりP型素子分離領域を形成して、前記第1及び第2の低濃度のN型エピタキシャル層と分離された、前記P型埋込み層に形成した高濃度のN型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記高濃度のN型埋込み層に達する第1のN型拡散層とでコレクタを形成すると共に、P型ベース拡散層及びN型エミッタ拡散層を設けてNPN型縦型バイポーラトランジスタを構成し、前記第1の低濃度のN型エピタキシャル層に形成したP型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記P型埋込み層に達する第1のP型拡散層とによりP型素子分離領域を形成して、前記第1及び第2の低濃度のN型エピタキシャル層と分離された、前記P型埋込み層に形成した高濃度のN型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記高濃度のN型埋込み層に達する第2のN型拡散層とでウエルを形成すると共に、ゲート絶縁膜,ゲート電極及びP型ソース・ドレイン拡散層を設けてP型電界効果型トランジスタを構成し、前記第1の低濃度のN型エピタキシャル層に形成したP型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記P型埋込み層に達する第2のP型拡散層とでコレクタを形成すると共に、N型ベース拡散層及びP型エミッタ拡散層を設けてPNP型縦型バイポーラトランジスタを構成し、前記第1の低濃度のN型エピタキシャル層に形成したP型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記P型埋込み層に達する第3のP型拡散層でウエルを形成すると共に、ゲート絶縁膜,ゲート電極及びP型ソース・ドレイン拡散層を設けてN型電界効果型トランジスタを構成し、前記第1の低濃度のN型エピタキシャル層に形成した低濃度のN型埋込み層と前記第2の低濃度のN型エピタキシャル層より拡散形成した前記低濃度のN型埋込み層に達する第3のN型拡散層とにより、各素子を分離するN型素子分離領域を構成していることを特徴とする半導体装置。
IPC (4件)：
H01L 27/14
, H01L 21/8249
, H01L 27/06
, H01L 31/10
H01L 27/14 Z
, H01L 27/06 321 J
, H01L 31/10 A
, H01L 31/10 G
