特許

J-GLOBAL ID：200903088121687852

ダイナミックRAM

発明者： 竹島 俊夫 ,  杉林 直彦 ,  成竹 功夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256650
公開番号（公開出願番号）：特開平6-203597
出願日： 1992年09月25日
公開日（公表日）： 1994年07月22日
要約：

【要約】 (修正有)【目的】 テスト時間短縮のためのオンチップ並列テスト機能を有するDRAMにおいて、適用できるテストパターンを限定せずにその並列度を大きくする。【構成】 センスアンプSAと部分デコード回路WDを備えた複数のブロックMBij(i=0、1、...m、j=0、1、...n)で構成したメモリセルアレイと、これらのブロックからメモリセルデータを読出し/書込みするデータ線と、データ線と相補のリードライトバス間でデータの伝達を行うマルチプレクサMUX及びデータアンプDA0、DA1と、同一のブロック行に共通にメインワード線MWLi(i=0、1、...m)から信号を入力するXデコーダXDとを備え、リードライトバスを’H’のフローティング状態に充電した後、複数のブロックを時分割で活性化し、それらのブロックからリードライトバス上にデータを読出し、そのレベルが、’L’であるとエラー信号を出力するテスト手段を有する。

請求項（抜粋）：

分割された複数のブロックからなり、各々のブロックにセンスアンプ列と部分デコード回路を備え、データ選択回路を介して前記センスアンプ列の中の任意のセンスアンプとデータ線との間でデータの受渡しを行い、データアンプを介して前記データ線と相補信号線構成としたリードライトバスとの間でデータの受渡しを行うダイナミックRAMにおいて、前記リードライトバスを高レベルのフローティング状態に充電した後、異なる複数の前記ブロックを時分割で活性化して、それらのブロックからデータを前記リードライトバス上に読み出し、リードライトバスのレベルを検査するテスト手段を有することを特徴とするダイナミックRAM。

引用特許：

審査官引用 (4件)

• 特開昭64-076600
  
• 特開平2-177200
  
• 特開平2-177200
  
• 特開平1-125800