特許

J-GLOBAL ID：200903088127783683

半導体装置及びその製造方法

発明者： 金井 孝一 ,  渡辺 孝次
出願人/特許権者： カシオ計算機株式会社
代理人 (1件)： 花輪 義男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-239261
公開番号（公開出願番号）：特開2001-085455
出願日： 1995年07月05日
公開日（公表日）： 2001年03月30日
要約：

【要約】【目的】 突起電極を有する半導体装置(ICチップ)において、突起電極の数が増大しても、突起電極のサイズ及びピッチを大きくすることができるようにする。【構成】 シリコン基板上の周辺部に配置された各接続パッドに接続された配線パターン33は、シリコン基板上に設けられた保護膜32上に引き回されている。配線パターン33のシリコン基板上の中央部の素子形成領域2上に対応する箇所は、シリコン基板周辺部上の接続パッドよりも大きいサイズの接続パッド部33bとなっている。接続パッド部33bはシリコン基板周辺部上の接続パッドよりも大きいピッチでマトリックス状に配列されており、その上にはシリコン基板周辺部上の接続パッドより大きいサイズの突起電極が形成されている。

請求項（抜粋）：

半導体基板上の中央部が素子形成領域とされ、周縁部の少なくとも相対向する一対の側辺部に接続パッドが所定ピッチで配列された半導体装置において、前記半導体基板の上面全体に前記各接続パッドを露出する開口部を有する絶縁層が形成され、前記絶縁層上に引き回され、前記半導体基板の素子形成領域上に対応して前記接続パッドよりも大きいサイズの接続パッド部を有し且つ前記絶縁膜の開口部を介して前記接続パッドに接続される複数の配線が形成され、少なくとも前記各配線の前記接続パッド上に前記接続パッドより大きいサイズの突起電極が形成されており、前記配線の接続パッド部は、隣接する前記接続パッドに接続された配線の接続パッド部とは異なる行または列に配置されるように、側辺部に配列された前記接続パッドよりも大きいピッチでマトリックス状に配列されていることを特徴とする半導体装置。