特許
J-GLOBAL ID：200903088139112806
パワーオンリセット回路
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-200353
公開番号（公開出願番号）：特開平8-063264
出願日： 1994年08月25日
公開日（公表日）： 1996年03月08日
要約：
【要約】【目的】 本発明はパワーオンリセット回路に関し、同期回路部及び非同期回路部を確実に初期化可能なパワーオンリセット回路の提供を目的とする。【構成】 電源投入によりパワーオンリセット信号PORを付勢し、所定時間経過後に消勢するパワーオンリセット回路において、電源投入後の1又は2以上のクロック信号CKを検出したことによりクロック検出信号PORC を出力するクロック検出回路2を備え、少なくともクロック検出回路2がクロック検出信号PORC を出力するまでの間はパワーオンリセット信号PORが付勢されているように構成する。好ましくは、クロック検出回路2は、クロック信号CKを積分する積分回路と、積分回路の積分出力が所定閾値を超えたことによりクロック検出信号を出力する閾値回路とを備える。又は、クロック検出回路2は、電源投入により初期化され、かつその後の所定数のクロック信号CKをカウントすることによりクロック検出信号PORC を出力するカウンタ回路を備える。
請求項（抜粋）：
電源投入によりパワーオンリセット信号を付勢し、所定時間経過後に消勢するパワーオンリセット回路において、電源投入後の1又は2以上のクロック信号を検出したことによりクロック検出信号を出力するクロック検出回路を備え、少なくともクロック検出回路がクロック検出信号を出力するまでの間は前記パワーオンリセット信号が付勢されているように構成したことを特徴とするパワーオンリセット回路。
IPC (2件)：
前のページに戻る
