特許
J-GLOBAL ID：200903088142244519
計算機システム
出願人/特許権者：
富士ゼロックス株式会社
富士ゼロックス株式会社 について
代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平5-082066
公開番号（公開出願番号）：特開平6-295283
出願日： 1993年04月08日
公開日（公表日）： 1994年10月21日
要約：
【要約】【目的】 高位バスから低位バスへ連続した書込サイクルを実行する場合に高位バス側のバスマスタ装置が次の処理に迅速に移行するようにする。【構成】 高位バス17と低位バス18の間に配置されたバスアダプタ装置21には、高位バス17に接続された高位バススレーブ回路22と低位バス18に接続された低位バスマスタ回路23が配置されており、これらの間にはFIFOメモリ24とアンパック・レジスタ25が接続されている。書き込みのための情報がFIFOメモリ24に格納されると、低位バスマスタ回路23が低位バス18に順次データを独自に転送する。このため、FIFOメモリ24に情報が格納された時点で高位バス17側のマスタ装置は拘束を解かれることになる。
請求項（抜粋）：
第1の単位量でデータの転送を行う高位バスと、前記第1の単位量よりも小さな第2の単位量でデータの転送を行う低位バスと、これらのバスを接続し、高位バス上のマスタ装置から低位バス上のスレーブ装置にデータを書き込むときこれに必要な情報を一時的に格納する格納手段と、この格納手段に前記情報を格納した時点で前記マスタ装置に対してスレーブ装置にデータの書き込みが完了したことを示すアクノリッジ信号を擬似的に送出するアクノリッジ信号送出手段と、前記格納手段に格納された第1の単位量のデータを第2の単位量のデータに組み換えるデータ組替え手段と、組み換えられたデータを低位バス上の前記スレーブ装置に転送する転送手段とを備えたバスアダプタ装置とを具備することを特徴とする計算機システム。
IPC (2件)：
引用特許：
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved