特許
J-GLOBAL ID：200903088143414442
多数のプログラム可能な素子を備えた半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
沢田 雅男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312682
公開番号（公開出願番号）：特開平6-236970
出願日： 1993年11月18日
公開日（公表日）： 1994年08月23日
要約：
【要約】 (修正有)【目的】単一レベルの電圧によるプログラミング後に、再現性高く良好な特性のダイオードが形成されるように素子をマトリクスに配置した半導体装置を提供する。【構成】半導体基体上にこれと整流接触を作るに適した導体の行導体21〜23と列導体11〜14がそれぞれ絶縁層を挟んで半導体に接する。行導体と列導体の交点にあるC11〜C43の各領域がプログラム可能な素子で、それぞれ互に絶縁されてマトリクスに配置されている。i行導体と(k列導体+半導体基体)間に絶縁破壊電圧以上のパルスのプログラム電圧Vprogを印加し、kを除く列導体と(iを除く行導体+半導体基体)間に-Vprgを印加するとCik素子だけ行導体に接する絶縁層に強い電界が加えられて少くとも1部が絶縁破壊されてダイオードが形成され、プログラミングが実行される。
請求項（抜粋）：
各々が絶縁層により互いに分離された導体領域とドープされた半導体領域とを有する多数のプログラム可能な素子を備える半導体装置であって、前記導体領域が前記半導体領域の材料とで整流接合を形成するに適した材料を有し、前記素子は行及び列のマトリクスに配置され、このマトリクスにおける一つの行内においては前記プログラム可能な素子の前記導体領域が共通の行導体に結合される一方、一つの列内においては前記プログラム可能な素子の前記半導体領域が共通の列導体に結合され、当該装置には素子をプログラムするために該素子に対応する列導体と行導体との間にプログラミング電圧を印加するプログラミング手段が設けられ、このプログラミング電圧が当該素子の前記導体領域と前記半導体領域との間に位置する前記絶縁層の少なくとも一部の降伏電圧よりも高いような半導体装置において、前記プログラミング手段はプログラムされるべき素子に対応する前記列導体と前記行導体との間に前記プログラミング電圧を、前記半導体領域の前記絶縁層に接する部分において多数キャリアが当該半導体領域と当該絶縁層との間の境界に向かって引き寄せられて、この境界部に蓄積層が形成されるような極性で印加し、前記プログラミング手段は動作中において前記マトリクスの残りの列導体と行導体との間に上記極性と反対の極性の電圧を印加する、ことを特徴とする半導体装置。
引用特許：
前のページに戻る
