特許
J-GLOBAL ID：200903088144108043
半導体基板およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-211674
公開番号（公開出願番号）：特開2001-044250
出願日： 1999年07月27日
公開日（公表日）： 2001年02月16日
要約：
【要約】【課題】 主面上に半導体装置とともに形成される特性測定素子(PCM)の、半導体装置との境界領域を構成する積層膜の端部の段差部を緩やかにした半導体基板を提供する。【解決手段】 半導体基板1の上に形成されたPCM23bを囲んで形成される境界領域28が積層膜で構成されており、この境界領域28の少なくとも一つの辺において積層膜を構成する少なくとも一つの層の端部が他の層の端部とは異なる位置に形成する。このような構成とすることで、境界領域28の端部における段差が緩やかになり、めっき法によって突起電極11を電極端子に形成する際に、一方のめっき電極として使用する導電体膜10が段差部分で段切れすることがなくなる。このため、PCM23bの電極端子にも安定して突起電極11を形成することができる。
請求項（抜粋）：
多数個の半導体装置が形成されている半導体基板の一部に1個以上の特性測定素子が形成されており、前記特性測定素子の周囲を囲んで絶縁膜、導電体膜からなる積層膜が選択的に形成されており、かつ前記積層膜の少なくとも1辺において少なくとも一つの膜の端部が他の膜の端部とは異なる位置にあることを特徴とする半導体基板。
IPC (2件)：
FI (2件)：
H01L 21/66 E
, G01R 31/28 U
2G032AB01
, 2G032AK03
, 2G032AK11
, 4M106AA02
, 4M106AA07
, 4M106AD09
, 4M106AD10
, 4M106BA14
, 9A001BB05
, 9A001JJ48
