特許
J-GLOBAL ID：200903088145207002
情報処理装置
発明者：
,
,
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平4-014794
公開番号（公開出願番号）：特開平5-204869
出願日： 1992年01月30日
公開日（公表日）： 1993年08月13日
要約：
【要約】【構成】バス210が使用不能となった場合は、キャッシュメモリ411は当該情報処理装置から論理的に切り離される。この間、プロセッサユニット110はキャッシュメモリ412によって動作を継続する。バス210が再度使用可能となった場合は、主記憶のデータのコピー終了後、キャッシュメモリ412においてキャッシュメモリのみ書き替えて主記憶を書き替えていないデータを全て主記憶に格納し、キャッシュメモリ412の動作を禁止して無効化し、キャッシュメモリ411の切り離し状態を解除し、キャッシュメモリの動作禁止を解除し、通常動作を継続する。【効果】多重化されたバスの片系に障害が発生してから、障害から回復するまでのキャッシュメモリを有するプロセッサユニットの動作継続を実現できる。
請求項（抜粋）：
多重化された複数のバスから成る多重化バスと、多重化された複数の主記憶からなり、各々の主記憶は、上記バスのいずれかを介してアクセス可能な多重化主記憶と、キャッシュメモリとプロセッサとの組を複数組有し、各組が異なるバスに接続されたプロセッサユニットと、を含んで構成される情報処理装置において、ある主記憶に不調が生じた場合、該不調な主記憶と接続されたキャッシュメモリを当該バスから論理的に切り離す切り離し手段と、ある主記憶の内容を、該主記憶と多重化された他の主記憶に複写する複写手段と、を有し、上記プロセッサユニットは、上記不調な主記憶が使用可能となった場合、使用可能となった主記憶へのデ-タの複写を上記複写手段に行わせ、その後、キャッシュメモリに格納されているデータを主記憶に書き込み、さらに、キャッシュメモリの動作の禁止および内容の無効化を行い、また、上記切り離されたキャッシュメモリを初期化し、その後、すべてのキャッシュメモリの動作禁止を解除し、上記不調であった主記憶と接続されたプロセッサをも用いて動作を継続する機能を有すること、を特徴とする情報処理装置。
IPC (2件)：
G06F 15/16 320
, G06F 12/08
