特許
J-GLOBAL ID：200903088196299645
電圧駆動型素子の駆動回路
発明者：
出願人/特許権者：
代理人 (1件)：
菊谷 公男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-177581
公開番号（公開出願番号）：特開2002-369495
出願日： 2001年06月12日
公開日（公表日）： 2002年12月20日
要約：
【要約】【課題】 電圧駆動型素子(IGBT)のゲート電荷を効果的に放電させる。【解決手段】 制御回路102が出力するパルスがHレベルからLレベルに遷移するとき、ゲート電圧Vgが基準電圧Vrefより小さく、IGBTが完全にオンしていない状態から、ターンオフを始める場合、トランジスタQ2、Q3がオンして、抵抗R1、R2によりゲート電荷を放電させる。完全にオンしている状態からターンオフを始める場合には、コレクタ電圧Vcをモニタし、所定値より小さいときは、トランジスタQ2、Q3がオンして、抵抗R1、R2によりゲート電荷を放電させる。ターンオフの進行によって、コレクタ電圧が所定値以上になると、トランジスタQ2がオフして、抵抗R2だけで放電させる。これによって、パルス幅を問わず、ゲート電荷を急速に放電させることができるとともに、サージ電圧の発生も抑制することができる。
請求項（抜粋）：
第1端子、第2端子および絶縁ゲートをもち、第1端子が負荷を介して電源に、第2端子がグラウンドにそれぞれ接続された電圧駆動型素子を駆動する駆動回路であって、前記電圧駆動型素子の絶縁ゲートに制御信号を出力する制御手段と、前記電圧駆動型素子の絶縁ゲートの電荷を第1の放電速度または該第1の放電速度より遅い第2の放電速度で放電させる放電手段と、前記電圧駆動型素子の絶縁ゲートまたは第1端子の電圧と基準電圧とを比較して、前記電圧駆動型素子が完全にオンになっている状態か完全にオンになっていない状態かを判断する比較手段と、前記制御手段による制御信号に基づき、前記電圧駆動型素子がターンオフを開始するときの前記比較手段の判断結果を保持する保持手段と、該保持手段に前記電圧駆動型素子が完全にオンになっていない状態を示す判断結果が保持されているときには、前記放電手段に前記第1の放電速度で放電させ、前記保持手段に前記電圧駆動型素子が完全にオンになっている状態を示す判断結果が保持されているときには、前記電圧駆動型素子の第1端子の電圧が所定値より小さい間は、前記放電手段に前記第1の放電速度で放電を開始させ、前記第1端子の電圧が所定値以上になったときには前記第2の放電速度で放電させる放電制御手段とを有することを特徴とする電圧駆動型素子の駆動回路。
IPC (2件)：
FI (2件)：
H02M 1/00 F
, H02M 1/08 A
5H740AA04
, 5H740BA11
, 5H740JA11
, 5H740KK01
, 5H740MM01
