特許

J-GLOBAL ID：200903088248304553

高電圧用MISFETを備える半導体装置

発明者： 藤平 龍彦
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山田 稔
公報種別：公開公報
出願番号（国際出願番号）：特願平3-179859
公開番号（公開出願番号）：特開平5-029620
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】接合分離構造の最適化によって、1チップ上にプッシュプル回路なども形成可能な高電圧用MISFETを備える半導体装置を実現すること。【構成】nチャネル型MOSFET1において、ゲート電極15、ソース電極9およびドレイン電極5と、半導体基板1aとの間に電位を印加して、半導体基板1aとウェル3との接合面から空乏層を拡張させたとき、この空乏層の先端縁が、低濃度ドレイン拡散領域4にまで到達しない。また、ドレイン電極5および半導体基板1aと、ソース電極9およびゲート電極15と間に電位を印加して、低濃度ドレイン拡散領域4とウェル3との接合面、半導体基板1aとウェル3との接合面から空乏層を拡張させたとき、これらの空乏層同士が接続する。

請求項（抜粋）：

第1導電型の半導体基板の表面側に形成された第2導電型のウェルと、このウェルの表面側に第1導電型のMIS部と、を有し、前記MIS部におけるゲート層、第1導電型のソース領域および第1導電型のドレイン領域と、前記半導体基板との間に所要の高電圧を印加して、前記半導体基板と前記ウェルとの接合面から第1の空乏層を拡張させたときに、この空乏層の先端縁が前記接合面と前記ドレイン領域との間に位置するように、前記ウェルおよび前記ドレイン領域の拡散深さおよび不純物のドーズ量が設定されてなることを特徴とする高電圧用MISFETを備える半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 X ,  H01L 27/08 102 A ,  H01L 29/78 301 C

引用特許：

審査官引用 (3件)

• 特開昭58-010869
  
• 特開昭63-314869
  
• 特開平2-307272