特許

J-GLOBAL ID：200903088257525627

半導体集積回路装置

発明者： 稲垣 靖訓
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-046103
公開番号（公開出願番号）：特開平9-237131
出願日： 1996年03月04日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】不要な周辺回路の動作を停止させて低消費電力化を図ることができる半導体装置を提供する。【解決手段】半導体集積回路装置1のCPU2は、メインクロック発生回路3により生成されるメインクロック信号CLKに基づいて動作し、内部バス5を介してその時々に周辺回路4a〜4cを選択しアクセスする。周辺回路4a〜4cのアクセス検出回路部6は、CPU2から各周辺回路4a〜4c毎に設定されたアドレスに対応したアドレス信号ADRを入力すると、イネーブル信号CENを生成し出力する。クロック制御回路部7は、メインクロック信号CLKと、アクセス検出回路部6からイネーブル信号CENを入力し、そのイネーブル信号CENに基づいてメインクロック信号CLKを内部回路8に対して該内部回路8の動作に十分な期間だけ内部クロック信号SCLKとして供給する。

請求項（抜粋）：

外部からメインクロック信号を入力し、外部からのアクセスに応答して前記メインクロック信号に基づいて動作する複数の周辺回路を備えた半導体集積回路装置において、前記複数の周辺回路には、外部からのアクセスを検出し、アクセスがあった場合にクロックイネーブル信号を出力するアクセス検出回路と、前記クロックイネーブル信号とメインクロック信号を入力し、前記クロック信号を内部回路に対して前記クロックイネーブル信号を入力してから該内部回路の動作に十分な期間だけ供給するクロック制御回路とをそれぞれ備えた半導体集積回路装置。

IPC (2件)：

G06F 1/04 301 ,  G06F 15/78 510

FI (2件)：

G06F 1/04 301 C ,  G06F 15/78 510 D