特許
J-GLOBAL ID:200903088260328255

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 三好 秀和 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-016620
公開番号(公開出願番号):特開平7-226075
出願日: 1994年02月10日
公開日(公表日): 1995年08月22日
要約:
【要約】【目的】 この発明は、電源電圧よりも低い降圧電源電圧を生成し、セルフリフレッシュ動作時に両電源電圧を使用して装置全体の低消費電力化を図った半導体記憶装置を提供することを目的とする。【構成】 この発明は、基準電圧を発生する基準電圧発生回路1と、基準電圧と比較電圧を比較するセンスアンプ2と、比較電圧を生成してセンスアンプ2に与えてセンスアンプ2の比較結果に応じて降圧電源電圧の変動を調整して降圧電源電圧を設定された値に保持出力する出力回路3と、セルフリフレッシュ動作モード時に、降圧電源電圧をセルフリフレッシュ動作以外の動作時に比べて低く設定するように出力回路3を制御する制御回路4とから構成される。
請求項(抜粋):
セルフリフレッシュ動作モード時に、セルフリフレッシュ動作モード以外の動作時の装置内部における第1の電源電圧を降圧して得られる第2の電源電圧を供給してなる第1の電源回路を有することを特徴とする半導体記憶装置。

前のページに戻る