特許

J-GLOBAL ID：200903088265069380

薄膜トランジスタ

発明者： 内古閑 修一 ,  後藤 康正 ,  山路 貴美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-246298
公開番号（公開出願番号）：特開平10-093094
出願日： 1996年09月18日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】大面積の絶縁性基板上に高耐圧のコプラナ型TFTをばらつきなく集積形成すること。【解決手段】ゲート電極14をマスクに用いて半導体膜12をエッチングし、チャネル領域の半導体膜12の厚さd1をn+ 型ソース・ドレイン領域16の半導体膜12の厚さd2よりも大きくすることにより、実効的なチャネル長を長くしてドレイン領域の高電界を緩和する。

請求項（抜粋）：

絶縁性基板上に形成された半導体膜と、この半導体膜に選択的に形成された1対のソース・ドレイン領域と、これらソース・ドレイン領域にそれぞれ設けられたソース・ドレイン電極と、前記1対のソース・ドレイン領域により挟まれたチャネル領域の前記半導体膜上にゲート絶縁膜を介して配設されたゲート電極とを具備してなり、前記チャネル領域の厚さである第1の距離が、前記ソース・ドレイン領域の厚さである第2の距離より大きいことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (4件)：

H01L 29/78 619 B ,  H01L 29/78 616 A ,  H01L 29/78 616 T ,  H01L 29/78 618 C