特許
J-GLOBAL ID：200903088291574033
サンプルホールド遅延回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-299488
公開番号（公開出願番号）：特開平6-152331
出願日： 1992年11月10日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 誤差信号の発生周期をランダム化し、スプリアスを拡散することでその出力レベルを低減する。【構成】 PN発生回路35から発生されるPN符号に応じて、スイッチ選択回路36では、スイッチ27、28、29、30を選択して閉状態にし、サンプルホールド回路22、23、24、25のうちどれか1つが選択され、ここに入力信号が取り込まれ、2サンプル周期の間ホールドされる。各サンプルホールド回路の出力は、2サンプル周期にわたってホールドされた後スイッチ31、32、33、34を介してサンプルホールド回路26に供給される。そしてサンプルホールド回路26で0次ホールドし、2サンプル周期遅延されたサンプルホールド遅延信号が得られる。
請求項（抜粋）：
入力端子に並列接続された複数のサンプルホールド回路と、このサンプルホールド回路をランダムに選択して入力信号を遅延させる制御手段と、上記複数のサンプルホールド回路の出力を0次ホールドして出力するサンプルホールド回路とを備えたサンプルホールド遅延回路。
IPC (2件)：
前のページに戻る
