特許
J-GLOBAL ID:200903088305088366

CPUのメモリバツクアツプ方式

発明者:
出願人/特許権者:
代理人 (1件): 大貫 進介 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-225278
公開番号(公開出願番号):特開平5-046496
出願日: 1991年08月12日
公開日(公表日): 1993年02月26日
要約:
【要約】【目的】信頼性が高く、またCPUの動作停止原因を判定できるCPUメモリバックアップ方式の提供【構成】電源電圧の低下の検出に応答し、CPUの実行状況とともに所定の遺書を外部RAMに書込んで、CPUの動作を停止する。電源回復時にはRAM内に記憶されていた遺書を読むことによって、CPU停止時の情報が正しくRAMに保持されていることを確認する。
請求項(抜粋):
CPU動作中に電源電圧が低下した際にCPU内の情報を外部メモリに記憶させた後CPUをリセット処理し、電源回復時の動作復帰を可能にするメモリバックアップ方式において:前記電源電圧の低下を検出して電圧低下信号を出力する低電圧検出回路と、CPU内の情報を記憶し、前記電源電圧の低下にかかわらず記憶内容を保持するための外部メモリ部とを備えるとともに、前記CPUは、前記電圧低下信号を受ける割込み端子およびリセット端子を備えた割込みリセット部と、CPU内の情報を前記外部メモリ部へと転送するデータ転送部と、所定の遺書を前記外部メモリ部へと書込むための遺書書込み部とを備え、前記割込み端子が前記電圧低下信号を受信したことに応答して前記データ転送部がCPU内の情報を前記外部メモリ部へと書込み、所定の遺書を前記外部メモリ部へと書込み、CPUのリセット処理を開始し、その後前記電源電圧が上昇した際に前記外部メモリ部に記憶された遺書の完全性を確認することによってCPU内の情報が正しく前記外部メモリ部に保持されていることを確認できるメモリバックアップ方式。
IPC (3件):
G06F 12/16 340 ,  G06F 1/28 ,  G06F 1/30
FI (2件):
G06F 1/00 333 E ,  G06F 1/00 341 X
引用特許:
審査官引用 (2件)
  • 特開昭57-147198
  • 特開昭58-105499

前のページに戻る