特許

J-GLOBAL ID：200903088315687705

シーケンス異常検出装置

発明者： 岩佐 英敏 ,  三瀬 清文
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井島 藤治 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-088977
公開番号（公開出願番号）：特開平8-289014
出願日： 1995年04月14日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】 本発明はシーケンス異常検出装置に関し、CPUに負担をかけることなく、かつ障害発生を容易に検出することができるシーケンス異常検出装置を提供することを目的としている。【構成】 クロックをカウントする少なくとも1個のハードウェアのタイマ回路と、全体の制御動作を行なうCPUとを具備し、前記タイマ回路は、要求信号でセットされ、応答信号でリセットされる構成のものであり、該タイマ回路はオーバフローすると、オーバフロー信号を割り込み信号としてCPUに与えるように構成される。

請求項（抜粋）：

クロックをカウントする少なくとも1個のハードウェアのタイマ回路と、全体の制御動作を行なうCPUとを具備し、前記タイマ回路は、要求信号でセットされ、応答信号でリセットされる構成のものであり、該タイマ回路はオーバフローすると、オーバフロー信号を割り込み信号としてCPUに与えるように構成されたシーケンス異常検出装置。

IPC (5件)：

H04M 3/22 ,  H04L 12/24 ,  H04L 12/26 ,  H04Q 3/545 ,  H04Q 11/04

FI (4件)：

H04M 3/22 Z ,  H04Q 3/545 ,  H04L 11/08 ,  H04Q 11/04 L