特許

J-GLOBAL ID：200903088351365030

表示素子のためのリセット回路

発明者： ファン デン ビッヒェラール テオドルス ジェイ ピー ,  ファン デイク ロイ
出願人/特許権者： コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ
代理人 (4件)： 津軽 進 ,  宮崎 昭彦 ,  笛田 秀仙 ,  矢ヶ部 喜行
公報種別：公表公報
出願番号（国際出願番号）：特願2008-537263
公開番号（公開出願番号）：特表2009-514006
出願日： 2006年10月19日
公開日（公表日）： 2009年04月02日
要約：

本発明は、ピクセルの少なくとも2つのロウを有し、ピクセルのアドレス指定のための選択線RW及びデータ線COLを備える、アクティブマトリックス表示素子、特に、エレクトロウェッティング表示素子に関する。各々のロウ中のピクセルは、リセット信号を送信するために配置される共通のリセット線RSTへの結線CWをそれぞれ伴って配置される。前記結線CWはそれぞれ、ピクセルがアドレス指定される際に、当該ピクセルのデータ線COLと相互接続されるように配置される。さらに、それぞれの結線CWは、ピクセルのデータ信号が、リセット線RSTを介して同じロウ中のピクセルに伝搬することを防止するための信号ブロッキング素子Dを伴って配置される。

請求項（抜粋）：

ピクセルの少なくとも2つのロウを有し、前記ピクセルのアドレス指定のための選択線及びデータ線を備えるアクティブマトリックス表示素子であって、 各々のロウ中のピクセルが、リセット信号を送信するための共通のリセット線への結線をそれぞれ備え、前記結線がそれぞれ、ピクセルがアドレス指定される際に、当該ピクセルの前記データ線に相互接続され、前記結線がそれぞれ、前記ピクセルのデータ信号が、前記リセット線を介して同じロウ中のピクセルに伝搬することを防止する信号ブロッキング素子を備えることを特徴とする表示素子。

IPC (2件)：

G09G 3/34 ,  G09G 3/20

FI (5件)：

G09G3/34 Z ,  G09G3/20 611A ,  G09G3/20 621F ,  G09G3/20 623Z ,  G09G3/20 624B

Fターム (11件)：

5C080AA09 ,  5C080BB05 ,  5C080DD01 ,  5C080DD08 ,  5C080DD23 ,  5C080EE29 ,  5C080FF11 ,  5C080FF12 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06

引用特許：

審査官引用 (2件)

• 映像表示システムおよびそのアドレッシング方法
  公報種別：公開公報   出願番号：特願平8-259737   出願人：テキサスインスツルメンツインコーポレイテツド
• 発光装置
  公報種別：公開公報   出願番号：特願2002-261950   出願人：株式会社半導体エネルギー研究所