特許

J-GLOBAL ID：200903088368271292

不揮発性半導体記憶装置及びその製造方法

発明者： 北村 章太 ,  山田 誠司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平10-255619
公開番号（公開出願番号）：特開2000-091450
出願日： 1998年09月09日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 高い信頼性を実現した不揮発性半導体記憶装置とその製造方法を提供する。【解決手段】 シリコン基板1に、浮遊ゲート4と制御ゲート6、及びソース,ドレイン拡散層7a,7bを有するメモリセルが形成される。メモリセルのゲート側壁に減圧CVDによるシリコン窒化膜10が側壁絶縁膜として残置される。メモリセルアレイを覆ってプラズマCVDによるシリコン窒化膜11が形成され、この上に層間絶縁膜となるシリコン酸化膜12a,12bが形成される。シリコン酸化膜12aにはソース拡散層7aに接続される共通ソース線13が埋め込み形成され、シリコン酸化膜12bの上にはドレイン拡散層7bに接続されるビット線14が形成される。

請求項（抜粋）：

半導体基板と、この半導体基板に形成された、データに応じて不揮発に電荷蓄積を行うメモリトランジスタと、このメモリトランジスタのゲート側壁に形成された減圧CVDによる第1のシリコン窒化膜と、前記メモリトランジスタのゲート表面、ソース、ドレイン拡散層の表面及びゲート側壁の第1のシリコン窒化膜の表面を覆って形成された第2のシリコン窒化膜と、この第2のシリコン窒化膜上にシリコン酸化物を主体とする層間絶縁膜を介して形成された配線層とを有することを特徴とする不揮発性半導体記憶装置。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (31件)：

5F001AA25 ,  5F001AA43 ,  5F001AA60 ,  5F001AB08 ,  5F001AD12 ,  5F001AD53 ,  5F001AD60 ,  5F001AD62 ,  5F001AD93 ,  5F001AD94 ,  5F001AG21 ,  5F083EP02 ,  5F083EP23 ,  5F083EP60 ,  5F083EP76 ,  5F083EP77 ,  5F083GA21 ,  5F083JA02 ,  5F083JA32 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083JA56 ,  5F083MA03 ,  5F083MA06 ,  5F083MA19 ,  5F083MA20 ,  5F083PR03 ,  5F083PR21 ,  5F083PR33 ,  5F083PR40