特許
J-GLOBAL ID：200903088385615353
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平5-261585
公開番号（公開出願番号）：特開平7-094601
出願日： 1993年09月24日
公開日（公表日）： 1995年04月07日
要約：
【要約】 (修正有)【目的】 スタチックメモリセル等のデータ保持能力及び電流駆動能力等を高め、デバイス作製プロセスの余裕度を向上させ、デバイスの性能を向上させる。【構成】 MOSトランジスタの複数個N1,N2、P1,P2が回路的に互いに対称性を保持するように(例えばバランス型フリップフロップを構成するように)配置され、それぞれのソース領域に隣接して逆導電型の半導体領域13、83が形成され、これら両領域間にツエナーダイオードZD,ZD’がそれぞれ形成され、これらの各ツエナーダイオードが前記それぞれのソース領域と電源Vss1,Vss2との間に接続されるように構成したラッチ型SRAMのメモリセル。
請求項（抜粋）：
ソース領域と、ドレイン領域と、これら両領域間にゲート絶縁膜を介して設けられたゲート電極とからなる絶縁ゲート型電界効果半導体素子の複数個が、回路的に互いに対称性を保持するように配置され、それぞれのソース領域又はドレイン領域に隣接して当該ソース領域又はドレイン領域と逆導電型の半導体領域が形成され、それら両領域間にツェナーダイオードがそれぞれ形成され、これらの各ツェナーダイオードが前記それぞれのソース領域又はドレイン領域と電源又は接地側との間に接続されるように構成した半導体装置。
IPC (2件)：
H01L 21/8244
, H01L 27/11
