特許
J-GLOBAL ID：200903088402349174
不揮発性半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-210169
公開番号（公開出願番号）：特開平8-078643
出願日： 1994年09月02日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 選択ゲート線充放電を含む動作所要時間を長くすることなくチップ面積を小形化する。【構成】 半導体基板上に、ゲート絶縁膜を介して、電荷蓄積層と制御ゲート線が、互いの間に層間絶縁膜を介して、積層された電気的書替え可能な不揮発性半導体メモリセルが配列されたセルアレイおよび選択ゲート素子を有する不揮発性半導体記憶装置であって、前記メモリセルの電荷蓄積層と同じ配線層で構成され、前記選択ゲート素子のゲート電極をなす選択ゲート線と、前記メモリセルの前記制御ゲート線と同じ配線層で構成され、絶縁膜を隔てて前記選択ゲート線上に位置する選択ゲート上部隣接線と、を備え、前記選択ゲート上部隣接線が他の配線、電位ノードと接続されておらずフローティング状態にある。
請求項（抜粋）：
半導体基板上に、ゲート絶縁膜を介して、電荷蓄積層と制御ゲート線が、互いの間に層間絶縁膜を介して、積層された電気的書替え可能な不揮発性半導体メモリセルが配列されたセルアレイおよび選択ゲート素子を有する不揮発性半導体記憶装置であって、前記メモリセルの電荷蓄積層と同じ配線層で構成され、前記選択ゲート素子のゲート電極をなす選択ゲート線と、前記メモリセルの前記制御ゲート線と同じ配線層で構成され、絶縁膜を隔てて前記選択ゲート線上に位置する選択ゲート上部隣接線と、を備え、前記選択ゲート上部隣接線が他の配線、電位ノードと接続されておらずフローティング状態にあることを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, H01L 29/78 371
