特許

J-GLOBAL ID：200903088407654366

半導体装置及びその製造方法

発明者： 塩沢 勝臣 ,  大石 敏之 ,  阿部 雄次
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-073244
公開番号（公開出願番号）：特開2000-269320
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 トレンチ分離によりMOSFETの性能を劣化させることの無い高機能な半導体装置を実現する。【解決手段】 半導体装置の分離において半導体基板4に配置された分離溝5を埋める埋設部8,6の幅が、分離溝から上方に突出する突出部8,14の幅より狭い構造を実現する。

請求項（抜粋）：

半導体基板に活性な素子を形成した複数の領域、この領域間を分離する分離溝、この分離溝を埋める埋設部と分離溝から上記半導体基板の上方に突出する突出部とからなる絶縁体材料、この絶縁体材料および上記複数の領域に積層された層間絶縁膜を備え、上記活性な素子を形成した領域の寸法が設計寸法と同等あるいは広いことを特徴とする半導体装置。

IPC (2件)：

H01L 21/76 ,  H01L 27/08 331

FI (2件)：

H01L 21/76 L ,  H01L 27/08 331 A

Fターム (17件)：

5F032AA35 ,  5F032AA44 ,  5F032AA45 ,  5F032AA46 ,  5F032CA17 ,  5F032DA02 ,  5F032DA04 ,  5F032DA23 ,  5F032DA24 ,  5F032DA30 ,  5F032DA53 ,  5F032DA58 ,  5F048AA01 ,  5F048AA04 ,  5F048AC01 ,  5F048BA01 ,  5F048BG14