半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-132477
公開番号（公開出願番号）：特開平5-325547
出願日： 1992年05月25日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】半導体メモリをウェハー状態あるいはパッケージに封入した後の状態で時短方式のバーンインテストモードに設定する手順を、通常アクセスモード、通常のバーンインモード、標準化されている複数ビット並列テストモードの設定手順と矛盾することなく組み込み、バーンインテスト専用パッドを省略する。【構成】DRAM回路1と、電源電圧が通常動作時に使用される値よりも大きな値VCCINに設定され、且つ、通常動作時には用いないクロック信号の組み合わせが入力することにより、半導体メモリ回路が所定のテストモードに入るように制御するテストモード制御回路10とを具備することを特徴とする。

請求項（抜粋）：

半導体メモリ回路と、電源電圧が通常動作時に使用される値よりも大きな値VCCIN以上に設定され、且つ、通常動作時には用いないクロック信号の組み合わせが入力することにより、上記半導体メモリ回路が所定の電圧ストレステストモードに入るように制御するテストモード制御回路とを具備することを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/401 , G11C 29/00 303

引用特許：

審査官引用 (5件)

特開平1-245499
特開平2-299034
特開平2-062783

全件表示

前のページに戻る