特許
J-GLOBAL ID:200903088425273353
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平3-315944
公開番号(公開出願番号):特開平5-218028
出願日: 1991年11月29日
公開日(公表日): 1993年08月27日
要約:
【要約】【目的】半導体装置の多層配線構造のため、平坦化が進められているが、その一般的な方法として、SOG塗布法とSOGエッチバック法を用いためのがある。しかしながら、塗布条件・エッチバック条件等に問題がある。【構成】絶縁膜(3)中に下層配線領域となる溝5を形成し、その領域に金属膜を選択成長させて下層配線を形成する。層間絶縁膜8を平坦化する。このことで、上層金属配線9も平坦なものとなる。
請求項(抜粋):
半導体チップの所定の絶縁膜に、前記絶縁膜より所定のエッチング手段に対してエッチング速度が大きい第2の絶縁膜を被着し前記第2の絶縁膜に所定層次の下層配線領域となる溝を形成させる工程と、前記溝を金属膜で埋めて下層配線を形成する工程と、前記下層配線および前記第2の絶縁膜を第3の絶縁膜で被覆する工程と、前記第3の絶縁膜上上層配線を形成させる工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3205
, H01L 21/302
, H01L 21/90
引用特許:
審査官引用 (4件)
-
特開平3-022433
-
特開昭63-164446
-
特開平2-058225
前のページに戻る