特許

J-GLOBAL ID：200903088433478630

半導体装置

発明者： 唐澤 純一
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-002919
公開番号（公開出願番号）：特開2000-208433
出願日： 1999年01月08日
公開日（公表日）： 2000年07月28日
要約：

【要約】【解決手段】第一層目の多結晶シリコンからなる導伝層と不純物拡散領域とを、サリサイド工程により選択的に接続する手段(サリサイドブリッジ)により、前段論理ゲートの不純物拡散領域からの出力信号を次段ゲート電極(PLYA)に直接接続する。ワード線(PLYA)を直接、ワード線駆動回路の出力であるN型およびP型の不純物拡散層に、サリサイドブリッジにより接続する。【効果】ALA配線自由度が上げられ、高歩留まりが得られる。また、低面積でラッチアップ発生のない半導体装置が得られる。さらに、工程中でのゲート膜破壊の起こらない、高信頼性が実現できる。

請求項（抜粋）：

第一層目の多結晶シリコンからなる導伝層と不純物拡散領域とを、サリサイド工程により選択的に接続する手段(以下サリサイドブリッジと称す。)を有する半導体装置において、前段の論理ゲートの出力である不純物拡散領域と次段のゲート電極とを、サリサイドブリッジにより、直接接続してなることを特徴とする半導体装置。

IPC (6件)：

H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/10 481

FI (5件)：

H01L 21/28 L ,  H01L 21/28 301 T ,  H01L 27/10 481 ,  H01L 21/90 D ,  H01L 27/08 321 F

Fターム (50件)：

4M104AA01 ,  4M104BB01 ,  4M104BB25 ,  4M104CC01 ,  4M104DD02 ,  4M104DD26 ,  4M104DD84 ,  4M104FF09 ,  4M104FF13 ,  4M104FF14 ,  4M104FF26 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG16 ,  4M104HH01 ,  4M104HH14 ,  4M104HH20 ,  5F033HH04 ,  5F033HH27 ,  5F033HH33 ,  5F033JJ27 ,  5F033JJ33 ,  5F033KK01 ,  5F033MM08 ,  5F033MM11 ,  5F033NN12 ,  5F033VV16 ,  5F033XX03 ,  5F033XX05 ,  5F048AA01 ,  5F048AA03 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BF06 ,  5F048BF15 ,  5F048BF16 ,  5F048BG12 ,  5F048DA25 ,  5F083GA09 ,  5F083GA23 ,  5F083LA10 ,  5F083LA16 ,  5F083MA05 ,  5F083MA19