特許

J-GLOBAL ID：200903088452120216

半導体記憶装置

発明者： 佐 藤 勲 ,  山野井 浩 一 ,  中 井 弘 人 ,  金 澤 一 久 ,  山 村 俊 雄
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-229171
公開番号（公開出願番号）：特開平5-067396
出願日： 1991年09月09日
公開日（公表日）： 1993年03月19日
要約：

【要約】 (修正有)【目的】 閾値電圧の高いメモリセルが選択されてビット線を充電するときの速度を高速化し、全体のアクセス時間に高いマージンをもたせる。【構成】 メモリセルMC1,MC2、このメモリセルMC1,MC2が接続された第1のノードND1、この第1のノードND1の電位に応じて信号を出力する出力手段22,23及び27、出力手段から出力された信号に応じて第2のノードNDAの電位を変える制御手段21、第2のノードNDAの電位に応じて導通度が変わることによって第2のノードNDAを第1の電位に達するまで充電する第1の負荷手段LD1並びに、第2のノードNDAの電位に応じて導通度が変わることによって第1のノードND1を、第1の負荷手段LD1の充電動作によって第1のノードND1が到達する電位よりも低い第2の電位に達するまで充電する第2の負荷手段LD3を備える。

請求項（抜粋）：

メモリセルと、前記メモリセルが接続された第1のノードと、前記第1のノードの電位に応じて信号を出力する出力手段と、一端が前記第1のノードに接続され、他端が第2のノードに接続されており、前記出力手段から出力された前記信号に応じて導通度が制御されることによって、前記第2のノードの電位を変える制御手段と、一端が電源端子に接続され、他端が前記第2のノードに接続されており、この第2のノードの電位に応じて前記第2のノードを第1の電位に達するまで充電する第1の負荷手段と、一端が電源端子に接続され、他端が前記第1のノードに接続されており、前記第2のノードの電位に応じて前記第1のノードを、前記第1の負荷手段の充電動作によって前記第1のノードが到達する電位よりも低い第2の電位に達するまで充電する第2の負荷手段とを備えたことを特徴とする半導体記憶装置。