特許
J-GLOBAL ID：200903088476818001
回路設計装置
発明者：
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-335808
公開番号（公開出願番号）：特開平6-187391
出願日： 1992年12月16日
公開日（公表日）： 1994年07月08日
要約：
【要約】【目的】本発明は、CADを用いたLSI論理回路の設計に用いられる回路設計装置に関し、動作速度の低下や消費電力の増加を防止する。【構成】タイミング解析の結果に基づいて論理回路から不要なバッファを取り外し、ないし過剰な駆動能力を有するセルをこのセルと論理的に等価なかつこのセルよりも駆動能力の小さい他のセルに置換する。
請求項（抜粋）：
論理回路を入力する入力手段と、該入力手段により入力された論理回路の論理シミュレーションを行う論理シミュレーション手段と、該論理回路の配置配線を行う配置配線手段と、該配置配線手段による配置配線の行われた後の論理回路、および該論理回路に含まれる所定のバッファを該論理回路から取り除いた場合、ないし該論理回路に含まれる所定のセルを該セルと論理的に等価なかつ該セルよりも駆動能力の小さい他のセルに置き換えた場合の論理回路のタイミング解析を行うタイミング解析手段と、該タイミング解折手段によるタイミング解析の結果に基づいて前記論理回路からの不要なバッファの取り外し、ないし過剰な駆動能力を有するセルの前記他のセルへの置換を行う回路修正手段とを備えたことを特徴とする回路設計装置。
IPC (2件)：
G06F 15/60 360
, G06F 15/60
