特許

J-GLOBAL ID：200903088480831446

半導体集積回路装置の製造方法

発明者： 深山 昌敬
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平8-098136
公開番号（公開出願番号）：特開平9-283619
出願日： 1996年04月19日
公開日（公表日）： 1997年10月31日
要約：

【要約】【課題】 下層配線11Aと上層配線15Bとの接続不良が発生する。【解決手段】 層間絶縁膜13下に形成された下層配線11Aの一部の領域に前記層間絶縁膜13上に形成される上層配線15Aの一部の領域を接続する半導体集積回路装置の製造方法において、一部の領域の膜厚が他部の領域の膜厚に比べて厚い下層配線11Aを形成する工程と、前記下層配線11Aの一部の領域の周囲に、上面の位置が前記下層配線11Aの一部の領域の上面の位置とほぼ一致した層間絶縁膜13を形成する工程と、前記下層配線11Aの一部の領域の上面上及び前記層間絶縁膜13の上面上に導電材14を形成する工程と、前記導電材14にパターンニングを施し、一部の領域が前記下層配線11Aの一部の領域に接続される上層配線15を形成する工程とを備える。

請求項（抜粋）：

層間絶縁膜下に形成された下層配線の一部の領域に前記層間絶縁膜上に形成される上層配線の一部の領域を接続する半導体集積回路装置の製造方法において、下記の工程を備えたことを特徴とする半導体集積回路装置の製造方法。(イ)一部の領域の膜厚が他部の領域の膜厚に比べて厚い下層配線を形成する工程、(ロ)前記下層配線の一部の領域の周囲に、上面の位置が前記下層配線の一部の領域の上面の位置とほぼ一致した層間絶縁膜を形成する工程、(ハ)前記下層配線の一部の領域の上面上及び前記層間絶縁膜の上面上に導電材を形成する工程、(ニ)前記導電材にパターンニングを施し、一部の領域が前記下層配線の一部の領域に接続される上層配線を形成する工程。