ホール素子及びこれを用いた電力乗算回路

発明者： ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-141877
公開番号（公開出願番号）：特開平8-335730
出願日： 1995年06月08日
公開日（公表日）： 1996年12月17日
要約：

【要約】【目的】本発明は、ホール素子自体が持つ初期オフセット電圧の極性の如何に拘らずオフセットを除去するとともに経年変化等によりオフセット電圧の値が変化しても自動的にオフセット補償をすることを目的とする。【構成】活性層上に複数のゲート電極G1 ,G2 を形成し、該複数のゲート電極の何れかG1 に初期オフセット電圧の極性に応じて正又は負の所要値のオフセット消去用電圧を印加し、他の何れかG2 には、オフセット消去用電圧の印加により何れかのゲート電極G1 ・活性層間が順バイアス状態になるを抑えるバイアス電圧を印加するように構成したことを特徴とする。

請求項（抜粋）：

活性層上に複数のゲート電極を所要の配置態様で形成し、該複数のゲート電極の何れかに初期オフセット電圧の極性に応じて正又は負の所要値のオフセット消去用電圧を印加し、前記複数のゲート電極の他の何れかには、前記オフセット消去用電圧の印加により前記何れかのゲート電極・前記活性層間が順バイアス状態になるのを抑えるバイアス電圧を印加するように構成してなることを特徴とするホール素子。

IPC (5件)：

H01L 43/06 , G01R 15/20 , G01R 19/00 , G01R 21/08 , G01R 33/07

FI (5件)：

H01L 43/06 Z , G01R 19/00 N , G01R 21/08 , G01R 15/02 A , G01R 33/06 H

引用特許：

審査官引用 (2件)

特開昭59-228760
特開昭59-228760

前のページに戻る