特許

J-GLOBAL ID：200903088496061640

DC/DCコンバータおよびその制御方法

発明者： 辻本 裕一
出願人/特許権者： 株式会社豊田自動織機製作所
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平10-192200
公開番号（公開出願番号）：特開2000-032744
出願日： 1998年07月08日
公開日（公表日）： 2000年01月28日
要約：

【要約】【課題】 リップルが小さく安定した出力電圧が得られるDC/DCコンバータを提供する。【解決手段】 スイッチSWは、フリップフロップ101の状態に従って駆動される。エラーアンプ102は、出力電圧Vout に従って決まる指令値信号Icntを出力する。コンパレータ103は、インダクタ電流IL が指令値信号Icnt に達したときにリセット信号Aを出力する。発振器104は、セットパルスを生成する。ANDゲート1は、フリップフロップ101のQ出力とリセット信号Aとの論理積をリセット信号Bとしてフリップフロップ101のリセット端子、およびANDゲート105の負論理入力端子に与える。ANDゲート105は、リセット信号Bに従ってセットパルスをフリップフロップ101のセット端子に与える。

請求項（抜粋）：

電流供給用のスイッチ、およびそのスイッチと出力端子との間に設けられるインダクタを含むDC/DCコンバータであって、上記スイッチを閉状態にさせるための第1の状態、または上記スイッチを開状態にさせるための第2の状態のうちのいずれか一方の状態を保持するラッチ回路と、上記ラッチ回路を上記第1の状態にするためのセット信号を所定間隔毎に生成するセット信号生成回路と、上記インダクタを介して流れる電流が出力電圧に基づいて決まる指令値よりも大きくなったときに、上記ラッチ回路を上記第2の状態にするためのリセット信号を生成するリセット信号生成回路と、上記ラッチ回路が上記第1の状態から上記第2の状態に切り替わった直後に、上記リセット信号を消滅させる消滅回路と、を有するDC/DCコンバータ。

Fターム (5件)：

5H730AA00 ,  5H730BB13 ,  5H730BB57 ,  5H730FD01 ,  5H730FD31