特許
J-GLOBAL ID：200903088513039611
半導体デバイス試験装置、タイミング発生器、半導体デバイス試験方法及びタイミング発生方法
発明者：
出願人/特許権者：
代理人 (1件)：
龍華 明裕
公報種別：公開公報
出願番号（国際出願番号）：特願平11-077907
公開番号（公開出願番号）：特開2000-275309
出願日： 1999年03月23日
公開日（公表日）： 2000年10月06日
要約：
【要約】【課題】 電源電流の変動を減少させて遅延回路の精度を高めたタイミング発生器を備える半導体デバイス試験装置を提供する。【解決手段】 タイミング発生器30は、基準クロック信号CLK2を所望の時間遅延させて所望の周波数のタイミング信号を出力する可変遅延回路52と、基準クロック信号CLK2を遅延させることにより生じた電源電流の変動を減少させる補正手段60とを有し、補正手段60は、補数遅延回路62とダミー回路64とコンプリ系68とを含む。
請求項（抜粋）：
半導体デバイスを試験する半導体デバイス試験装置であって、前記半導体デバイスへ印加する入力信号パターンを発生させるパターン発生器と、基準クロック信号を所望の時間遅延させて所望の周波数のタイミング信号を出力する可変遅延回路と、前記基準クロック信号を遅延させることにより生じた電源電流の変動を減少させる補正手段とを有するタイミング発生器と、前記入力信号パターンの波形を前記タイミング信号に基づいて整形する波形整形器とを備えることを特徴とする半導体デバイス試験装置。
Fターム (11件)：
2G032AA01
, 2G032AA07
, 2G032AB01
, 2G032AC03
, 2G032AD01
, 2G032AD06
, 2G032AE08
, 2G032AE10
, 2G032AG03
, 2G032AG07
, 2G032AK01
