特許

J-GLOBAL ID：200903088516018950

可換型情報記憶装置

発明者： 高石 和彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 青木 朗 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-209304
公開番号（公開出願番号）：特開平5-054624
出願日： 1991年08月21日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 可換型情報記憶装置に関し、誤って記憶機構部を駆動本体部から分離した時でも、記録中のデータの破壊を最小限に止めるようにする。【構成】 記憶媒体1、情報を読み書きするヘッド2、ヘッド2を移動させる第1のアクチュエータ3、記憶媒体1を駆動する第2のアクチュエータ4、及び第1のアクチュエータ3の制御部5とを含む記憶機構部DEと、記憶機構部DEを駆動する制御回路10を備えた回路部CBとが、信号を授受するコネクタ6を介して分離可能に構成された可換型情報記憶装置において、コネクタ6で連絡される電源線Vcc とアース線Gを、コネクタ分離時に他の信号線に遅れて分離されるように構成し、コネクタ6の異常分離状態を手段7で検出した時に、エラー処理手段8によって記憶機構部DEの電源が遮断されるまでの間にの記憶機構部DEを保護するエラー処理を実行するように構成する。

請求項（抜粋）：

情報を記憶する記憶媒体(1) と、この記憶媒体(1)に情報を読み書きするヘッド(2) と、このヘッド(2) を前記記憶媒体(1) 上で移動させる第1のアクチュエータ(3) と、前記記憶媒体(1) を駆動する第2のアクチュエータ(4) と、前記第1のアクチュエータ(3) の制御部(5) とを含む記憶機構部(DE)と、この記憶機構部(DE)を駆動する制御回路(10)を備えた回路部(CB)とが、信号を授受するコネクタ(6) を介して分離可能に構成された可換型情報記憶装置において、前記コネクタ(6) により連絡される信号線の内の電源線(Vcc) とアース線(G)を、コネクタ分離時に他の信号線に遅れて分離されるように構成すると共に、前記記憶機構部(DE)内に、このコネクタ(6) の異常分離状態を検出する異常分離状態検出手段(7) と、異常分離状態検出時に、前記記憶機構部(DE)の電源が遮断されるまでの間にこの記憶機構部(DE)を保護するエラー処理を実行するエラー処理手段(8) を設けたことを特徴とする可換型情報記憶装置。