特許
J-GLOBAL ID：200903088536088865
メモリカードインタフェース装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
香取 孝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-206768
公開番号（公開出願番号）：特開平8-077286
出願日： 1994年08月31日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 パーソナルコンピュータ規格のメモリカードをホスト処理装置に有効に接続するインタフェース装置を提供する。【構成】 ホストインタフェース部210 はホスト処理装置からの制御信号をインタフェースしてシーケンス制御部230 およびデータ制御部220 にそのアクセス情報を供給する。シーケンス制御部230 はホストインタフェース部210 からの制御信号を受け、かつメモリカードからの状態信号を受けて、メモリカードに応じたシーケンスにてデータ制御部230 を制御する。特に、メモリカードを接続した際に、そのデータ管理情報をデータ制御部230 にて読み出させ、バッファ240に蓄積させる。以降、ホスト処理装置からメモリカードへのアクセスの際には、バッファ240 に蓄積したデータ管理情報にてその管理を実行し、アクセスが終了した後にバッファ240 にてデータ管理情報を随時書き換えて、処理が終了した後に書き換えたデータ管理情報をメモリカードに書き込む。
請求項（抜粋）：
蓄積されるデータを所定の容量のブロック単位毎に管理するデータ管理領域を有し、該データ管理領域がバイト単位に書き換えられるメモリカードを該メモリカードへのデータのアクセスを行なうホスト処理装置に着脱自在に接続するメモリカードインタフェース装置において、該装置は、前記ホスト処理装置から前記メモリカードへアクセスする際の制御信号をインタフェースするホストインタフェース部と、該ホストインタフェース部からの制御信号および前記メモリカードからの状態信号を受けて該メモリカードにアクセスする際のシーケンス制御を実行するシーケンス制御部と、該シーケンス制御部からの制御信号に基づいて前記メモリカードから前記ホスト処理装置へのデータの読み出し、および前記ホスト処理装置からメモリカードへのデータの書き込みを実行するデータ制御部とを含み、前記データ制御部は、前記ホスト処理装置からメモリカードにアクセスする際に該メモリカードのデータ管理領域の情報を読み出し、該データ管理情報を書き換え自在に保持する管理情報記憶手段を有し、該データ制御部は、前記管理情報記憶手段に蓄積したデータ管理領域の内容を前記ホストインタフェース部を介してホスト処理装置に知らせるとともに、その内容の書き換えを前記ホストインタフェース部を介してホスト処理装置からの指示に従って実行するデータ管理情報書換機能を有することを特徴とするメモリカードインタフェース装置。
IPC (5件)：
G06K 7/04
, G06F 12/06 524
, G06K 19/07
, H04N 5/765
, H04N 5/781
G06K 19/00 N
, H04N 5/781 510 E
